中兴通信
中兴通信
总体：首先自我介绍，然后让你讲解一些某个项目，如果面试官感兴趣的话会询问一些项目中的内容。然后会就岗位相关的知识进行一些问题的问答。
面试官：我遇到的面试官彬彬有礼，而且很年轻，有点小帅，应该是部门里的骨干。看我的简历后让我进行自我介绍，然后让我讲解一下我主要参与的项目的内容，怎样的一个流程。
然后重点来了，询问了两个问题，应该是数字IC这块很关心的，也很常见的问题
中兴通信ic验证工程师面试题
1.讲一下如何对时序进行优化和约束
2.在哪些方面会对数字电路进行评价
答案的话大家找一下就好了。
我第一个问题因为项目里遇到过，然后回答的很全面，面试官应该很满意。
第二个问题就我确实没有遇到过，我就主动给面试官说我没遇到过这个问题，但是我可以想一下吗？面试官说对，你在项目里应该是没有遇到过，可以想一下。我想了一下还以为面试官想问我关于芯片稳定性的问题，就说是不是得尽量用同步时序电路，不要用组合逻辑电路，防止出现竞争冒险情况。面试官就笑了。。可能是没有答到点上。面试官就问我你要是买手机买啥样的手机，我心中Os：买中兴的！不多说哦都买中兴的！之后面试官自己可能感觉这问题有点歧义，说除了品牌以为。我说买不卡的，他说对，这是一方面还有要买待机时间长也就是低功耗的。所以考虑的点就主要就是性能，低功耗，应该还有。
然后就是有什么想问面试官的。
总体来说，要是对自己项目很自信的话，技术面应该没有很大障碍。硬件的技术面都没有涉及到基本的知识点考察，主要问了项目的内容。外带和项目相关的知识。
第一轮面试，收到了hr的电话联系，约了电话面试的时间，到点之后hr会打电话给你，有两个面试官，A面试官会看你的简历，B面试官会听你的自我介绍，面试官A会首先根据你的简历问一些相关的问题，基本是一个由浅入深的过程，然后问完以后把问题抛给B面试官，B面试官会考察一下你的SV和UVM的基本功。时间大概就是30min左右，问完以后会有一个给你反问的环节。
面试官问的面试题：中兴通信ic验证工程师面试题
1.你的项目相关的问题，会逐渐深入
2.总线协议相关
3.SV的组件之间通信方式
4.UVM的phase机制
5.task和function的区别
等等一些比较简单的问题
一面20分钟
HR先让自我介绍然后问求职岗位意向
技术面问题
(1)信号的跨时钟域同步。包括单?特和多?特，对于单?特?然?两级寄存器同步最为?便。对于多?特，常考察异步FIFO以及握??法。要理解亚稳态的概念以及避免亚稳态的?法。
(2)说到亚稳态，就不得不说setup time 和 hold time。?定要掌握两种时钟约束和分析时钟约束的?法。清楚四种路径（输?到输出，输?到寄存器，寄存器到寄存器，寄存器到输出），并能找到关键路径。会计算最?的?作频率。
(3)分析和修复setup time validation（降低时钟频率，组合逻辑优化或拆分，提??作电压） 和 hold time validation（插?buffer，更难修复）
(4)能?verilog描述常?的电路结构，如：D触发器，计数器，分频（奇数倍分频，偶数倍分频，?数分频（如1.5倍）），同步FIFO，异步FIFO,序列检测器（FSM实现）
中兴通信ic验证面试题
技术面问题
(1)信号的跨时钟域同步。包括单?特和多?特，对于单?特?然?两级寄存器同步最为?便。对于多?特，常考察异步FIFO以及握??法。要理解亚稳态的概念以及避免亚稳态的?法。
(2)说到亚稳态，就不得不说setup time 和 hold time。?定要掌握两种时钟约束和分析时钟约束的?法。清楚四种路径（输?到输出，输?到寄存器，寄存器到寄存器，寄存器到输出），并能找到关键路径。会计算最?的?作频率。
(3)分析和修复setup time validation（降低时钟频率，组合逻辑优化或拆分，提??作电压） 和 hold time validation（插?buffer，更难修复）
(4)能?verilog描述常?的电路结构，如：D触发器，计数器，分频（奇数倍分频，偶数倍分频，?数分频（如1.5倍）），同步FIFO，异步FIFO,序列检测器（FSM实现）
2020-04-24
最后更新时间：2020-04-24
