先笔试考数字电路和Verilog基础;再技术面深挖项目细节,问时序优化、跨时钟域处理等;最后HR谈薪资和团队匹配。重点考察实战经验,需熟练Vivado/Quartus工具,能说清项目难点和解决方案。
面试官问的面试题: 用Verilog写个分频电路,时序约束怎么加?跨时钟域咋处理?
你做的项目跑多快?时序违例咋解决的?遇到过亚稳态没?
I2C时序咋实现的?Vivado里时钟约束怎么写?
突然要降功耗,你会动哪些地方?
主要问技术,问的不难 但是问的很多,一般要问半小时左右,还会问很多其他问题,例如家庭情况,住址之类的
面试官问的面试题: 主要问技术,问的不难 但是问的很多,一般要问半小时左右,还会问很多其他问题,例如家庭情况,住址之类的